CLIPPEDIMAGE= JP02000114379A

PAT-N : JP02000114379A

DOCUMENT-IDENTIFIER: JP 2000114379 A

TITLE: METHOD FOR DESIGNING INTEGRATED CIRCUITS AND

APPARATUS FOR DESIGNING

INTEGRATED CIRCUITS

PUBN-DATE: April 21, 2000

INVENTOR-INFORMATION:

NAME COUNTRY

WATANABE, SUSUMU N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY

TOSHIBA CORP N/A

APPL-NO: JP10275596

APPL-DATE: September 29, 1998

INT-CL_(IPC): H01L021/82; G06F017/50

ABSTRACT:

PROBLEM TO BE SOLVED: To realize high efficiency for parallel

processing of an

LSI design- layout data while maintaining its layered structure with

the use of

a computer capable of parallel processing of data.

SOLUTION: A first composition is constituted of a <u>cell divided</u> from a design<u>-cell</u> specified by a design<u>-cell</u>-data in an integrated-circuit design

<u>layout</u> data under a <u>cell-dividing</u> determining criterion and an <u>internal</u> cell

c mprising the design <u>cell other than the se divided</u>, a plurality of unit groups



with an approximat ly equal data v lum by c mbining the <u>internal</u> c <u>II</u> created,

and a hierarchical paralell pr cessing which is included in the <u>internal</u> cell

for each unit group. and a second composition comprises restoration of a

non-repeated array-data region, excluding data-regions having repeated data

from among array-data regions comprising array-data in an integrated-circuit

<u>design-layout</u> data by combining a plurality of singular array-cells or unit

cells.

COPYRIGHT: (C)2000,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-114379

(P2000-114379A)

(43)公開日 平成12年4月21日(2000.4.21)

(51) Int.Ci.7

識別配号

FΙ

テーマコート (参考)

H01L 21/82

G06F 17/50

H01L 21/82

5B046

G06F 15/60

654G 5F064

658A

審査請求 未請求 請求項の数13 〇L (全 14 頁)

(21)出願番号

(22)出願日

特願平10-275596

平成10年9月29日(1998.9.29)

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 渡 邊 進

神奈川県川崎市幸区堀川町580番1号 株

式会社東芝半導体システム技術センター内

(74)代理人 100064285

弁理士 佐藤 一雄 (外3名)

Fターム(参考) 5B046 AA08 BA05 KA03

5F064 DD04 DD05 DD07 DD19 DD47


FF60 HH06 HH11 HH12 HH20

(54) 【発明の名称】 集積回路設計方法及び集積回路設計装置

(57)【要約】

【課題】 データの並列処理が可能な計算機を用いて、 階層構造を保持したまま行うLSI設計レイアウトデー 夕の並列処理の高効率化を図る。

【解決手段】 本発明に係る集積回路設計方法及び集積 回路設計装置は、第1の構成として、集積回路設計レイ アウトデータの中の設計セルデータにより特定される設 計セルをセル分割判断基準に基づき分割した分割セルと 分割したもの以外の前記設計セルとからなる内部セルと し、前記内部セルを組み合わせることによりデータ量の ほぼ等しい複数のユニットグループを作成して、前記ユ ニットグループごとに前記内部セルに含まれているデー タの階層的並列処理を行い、第2の構成として、集積回 路設計レイアウトデータの中のアレイデータが含まれて いるアレイデータ領域のうち重複するデータを有するデ ータ領域を除外した非重複アレイデータ領域を、複数若 しくは単数のアレイセル又は単位セルの組合せにより復 元する。





【特許請求の範囲】

【請求項1】集積回路設計レイアウトデータの中の設計セルデータにより特定される設計セルをセル分割判断基準に基づき分割した分割セルと分割したもの以外の前記設計セルとからなる内部セルとし、前記内部セルを組み合わせることによりデータ量のほぼ等しい複数のユニットグループを作成して、前記ユニットグループごとに前記内部セルに含まれているデータの階層的並列処理を行うことを特徴とする集積回路設計方法。

【請求項2】記憶手段に記憶された集積回路設計レイア 10 ウトデータの中から設計セルについての設計セルデータ を順次読み出す第1の過程と、

前記設計セルデータと予め指定されたセル分割判断基準とを参照し、前記設計セルのうち前記セル分割判断基準を超えているものは分割して分割セルとし、前記分割セルと分割されたもの以外の前記設計セルとからなる内部セルについての内部セルデータに前記設計セルデータを変換して、前記記憶手段に作成した内部形式ファイルに前記内部セルデータを記憶し、かつ、前記記憶手段に作成した内部セル識別番号テーブルに、前記各内部セルを20識別するための各種情報及び前記各内部セルに含まれているデータ量を登録する第2の過程と、

前記第1及び第2の過程が総ての前記設計セルデータについて完了するまで、前記第1及び第2の過程を繰り返す第3の過程と、

前記内部セル識別番号テーブルに登録された前記各内部セルに含まれているデータ量を参照して、予め指定されている基準データ量に近いデータ量になるように前記内部セルを組み合わせて複数のユニットグループを作成し、前記記憶手段に作成したユニットグループテーブル30に、前記各ユニットグループを識別するための各種情報を登録する第4の過程と、

前記内部セル識別番号テーブル及び前記ユニットグループテーブルを参照し、前記内部形式ファイルに記憶されている各内部セルデータのデータ処理を前記ユニットグループごとの並列処理制御の下で行う第5の過程と、を備えたことを特徴とする集積回路設計方法。

【請求項3】前記第5の過程における前記データ処理を行う際に、前記ユニットグループテーブルを参照し、前記ユニットグループごとに前記内部セルを所定の間隔を 40 置いて配置したマスクデータ処理用作業ファイルを予め前記記憶手段に作成し、前記マスクデータ処理用作業ファイルをも参照して前記データ処理を行うことを特徴とする請求項2に記載の集積回路設計方法。

【請求項4】前記セル分割判断基準は、前記設計セルに含まれているデータ量が基準データ量を超えているか否か、又は、設計平面上における縦軸方向若しくは横軸方向において前記設計セルの寸法が基準寸法を超えているか否か、のいずれか一以上の基準であることを特徴とする請求項1乃至3のいずれかに記載の集積回路設計方

法。

【請求項5】前記ユニットグループの作成は、前記各ユニットグループに含まれるデータ量がほぼ均一になるように、前記内部セルのうち含まれているデータ量のより大きい前記内部セルと含まれているデータ量のより小さい前記内部セルとを交互に組み合わせて行うことを特徴とする請求項1乃至4のいずれかに記載の集積回路設計方法。

【請求項6】集積回路設計レイアウトデータその他の各種データを記憶する記憶手段と、

データの並列処理が可能な計算機と、

前記記憶手段に記憶された前記集積回路設計レイアウト データの中から設計セルについての設計セルデータを読 み出す設計セルデータ読出手段と、

前記設計セルデータと子め指定されたセル分割判断基準とを参照し、前記設計セルのうち前記セル分割判断基準を超えているものは分割して分割セルとし、前記分割セルと分割されたもの以外の前記設計セルとからなる内部セルについての内部セルデータに前記設計セルデータを変換して、前記記憶手段に作成した内部形式ファイルに前記内部セルデータを記憶し、かつ、前記記憶手段に作成した内部セル識別番号テーブルに、前記各内部セルを識別するための各種情報及び前記各内部セルに含まれているデータ量を登録するセルデータ変換書込手段と、いるでである。

総ての前記設計セルデータの変換が完了したか否かを判断するセルデータ変換完了判断手段と、

前記内部セル識別番号テーブルに登録された前記各内部 セルに含まれているデータ量を参照して、予め指定され ている基準データ量に近いデータ量になるように前記内 部セルを組み合わせて複数のユニットグループを作成 し、前記記憶手段に作成したユニットグループテーブル に、前記各ユニットグループを識別するための各種情報 を登録するユニットグループ作成手段と、

前記内部セル識別番号テーブル及び前記ユニットグループテーブルを参照し、前記計算機を使用して、前記内部形式ファイルに記憶されている各内部セルデータのデータ処理を前記ユニットグループごとの並列処理制御の下で行う並列処理制御手段と、を備えたことを特徴とする集積回路設計装置。

【請求項7】集積回路設計レイアウトデータの中のアレイデータが含まれているアレイデータ領域のうち重複するデータを有するデータ領域を除外した非重複アレイデータ領域を、複数若しくは単数のアレイセル又は単位セルの組合せにより復元することを特徴とする集積回路設計方法。

【請求項8】記憶手段に記憶されている集積回路設計レイアウトデータの中からアレイデータを順次読み出す第 1の過程と、

読み出した前記アレイデータを基準アレイデータとして 50 設定し、前記記憶手段に作成した重複要素識別用記憶フ

ァイルに「重複なし」データとして登録する第2の過程 と

前記記憶手段に記憶されている集積回路設計レイアウトデータの中から前記基準アレイデータが設定された基準アレイデータ領域のアレイセル要素に重複するデータを識別し、重複するデータを有する重複アレイセル要素に対応する前記重複要素識別用記憶ファイルのデータに「重複あり」データを書き込む第3の過程と、

前記記憶手段から前記重複要素識別用記憶ファイルを読み込み、前記重複アレイセル要素に含まれている重複要 10 素セルのセルデータを前記基準アレイデータ領域から除外した非重複アレイデータ領域を、複数若しくは単数のアレイセル又は単位セルの組合せにより復元する第4の過程と、を備えたことを特徴とする集積回路設計方法。

【請求項9】前記非重複アレイデータ領域の復元は、組み合わせるアレイセル又は単位セルの個数が最小限になるように行うことを特徴とする請求項7又は8のいずれかに記載の集積回路設計方法。

【請求項10】前記非重複アレイデータ領域の復元は、より寸法の大きいアレイセルを前記組合せに優先的に使 20 用することにより行うことを特徴とする請求項7乃至9 のいずれかに記載の集積回路設計方法。

【請求項11】データ領域の復元後、復元された復元データ領域に含まれているデータは前記集積回路設計レイアウトデータの階層構造を保持したままデータ処理を行い、データの重複により前記復元データ領域から除外された重複データ領域に含まれているデータのみを展開し又は単位セルデータに変換してデータ処理を行うことを特徴とする請求項7乃至10のいずれかに記載の集積回路設計方法。

【請求項12】記憶手段に記憶されている集積回路設計 レイアウトデータの中からアレイデータを順次読み出す アレイデータ読出手段と、

総ての前記アレイデータの読出しが完了したか否かを判断するアレイデータ読出完了判断手段と、

読み出した前記アレイデータを基準アレイデータとして 設定し、前記記憶手段に作成した重複要素識別用記憶ファイルに「重複なし」データとして登録する重複要素識 別用記憶ファイル作成手段と、

前記記憶手段に記憶されている集積回路設計レイアウトデータの中から前記基準アレイデータが設定された基準アレイデータ領域のアレイセル要素に重複するデータを識別し、重複するデータを有する重複アレイセル要素に対応する前記重複要素識別用記憶ファイルのデータに「乗換すり、データな書き込むが振ぶ」を禁門書意工具

「重複あり」データを書き込む重複データ識別書込手段

前記記憶手段から前記重複要素識別用記憶ファイルを読み込み、前記重複アレイセル要素に含まれている重複要素セルのセルデータを前記基準アレイデータ領域から除外した非重複アレイデータ領域を、複数若しくは単数の 50

アレイセル又は単位セルの組合せにより復元する重複要素除外データ復元手段と、を備えたことを特徴とする集積回路設計装置。

【請求項13】請求項1乃至5又は7乃至11のいずれかに記載の集積回路設計方法をコンピュータシステムにおいて実行するコンピュータプログラムが記録されたことを特徴とするコンピュータプログラムの記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は集積回路設計方法及び集積回路設計装置に係り、特に、LSI設計レイアウトデータの階層的並列処理方法及びアレイセル再構成方法並びにそれらの方法を実行するCADツール並びにそれらの方法を実行するコンピュータプログラムを記録した記録媒体に関する。

[0002]

【従来の技術】近年における大規模集積回路(LSI)のレイアウトは階層的に設計されていることから、設計レイアウトデータを高速に処理する方法及び装置とし

20 て、設計レイアウトデータの階層構造を保持したまま取り扱う方法及びCADツールが用いられている。この場合、階層構造を構成する各設計セルは、設計セルとしてのそのままの形態で取り扱われる。

【0003】一方、階層的なデータ処理方法とは別個の技術として、密結合構成の複数CPUを搭載した計算機、又は、ネットワーク接続した複数計算機を用いて設計レイアウトデータを並列処理するCADツールも用いられている。

【0004】これらのいずれもがその目的とするところ は、設計レイアウトデータ処理の高速化及び作業用記憶 ファイルの低減化にある。

【0005】他方、階層構造を有する設計レイアウトデータ処理の高速化及び作業用記憶ファイルの低減化のためには、繰り返しパターンデータにより表現されるアレイセルをいかに効率的に取り扱うかが重要なポイントとなる。アレイセルは、汎用メモリ製品には繰り返し数の大きい2次アレイが用いられるのが通常であり、マイクロコンピュータのRAM/ROMメモリ部等にも用いられている。LSI設計レイアウトデータを階層的に取り扱う場合に、アレイセルデータ領域に図形データ、セルデータ又は他のアレイデータが重複配置されているときは、アレイセルデータを展開するか、又は、単位配置セルデータに変換して処理を行うのがこれまでのデータ処

理方法である。 【0006】

【発明が解決しようとする課題】図18は、階層構造を有するLSIのレイアウトの一例を示した説明図、図19は、図18に示したLSIの階層構造を示したブロック図である。

50 【0007】図18に示したLSIのレイアウトにおい

ては、図19のブロック図にも示されるように、1チッ プを構成するROOTセル上に、2個のAセル、1個の Bセル、6個のEセルが配置されており、さらにBセル 上に、3個のCセル、2個のDセルが階層的に配置され ている。ここでは、ROOTセルのサイズは10000 μ m×10000 μ m, Aセルのサイズは2000 μ m $\times 8000 \mu m$, Belothart $2000 \mu m \times 30$ $00\mu m$, Cthottxit700 $\mu m \times 700\mu m$. Dセルのサイズは 1800μ m× 600μ m, Eセルの サイズは 500μ m× 1000μ mであるものとする。 【0008】従来は、LSIの設計レイアウトデータの 階層構造を保持したまま取り扱う場合、設計セルに含ま れる図形数の大小 (データサイズの大小) 又はサイズの 大小に拘わらず、設計セルの形態のままで取り扱ってい た。例えば、図18に示した例においては、ROOTセ ル、Aセル、Bセル、Cセル、Dセル、Eセルは、サイ ズが相当に異なるため、各セルに含まれる図形数、即 ち、データサイズも相当に異なるにも拘わらず、ROO Tセル、Aセル、Bセル、Cセル、Dセル、Eセルとし て設計されたそのままの形態で取り扱っていた。そのた 20 め、密結合構成の複数CPUを搭載した計算機、又は、 ネットワーク接続した複数計算機を用いて設計レイアウ トデータを並列処理する場合、例えば、サイズが相当に 異なるAセル及びEセルも同じレベルの処理単位として 取り扱われることになる。極端な場合は、図形データが 数個しか含まれていない設計セルと数百万個の図形デー 夕を含む巨大な設計セルとが同じレベルの処理単位とし て取り扱われることになる。その結果、従来の設計レイ アウトデータの並列処理においては、以下のような大き な問題があった。

【0009】第一に、非常に多数種類、極端な場合は数千種類以上の設計セルを取り扱うことになり、並列処理を行うジョブを起動させるための前処理/後処理のためのオーバヘッド時間が大きくなる。

【0010】第二に、並列処理する各設計セルのデータ量が不均衡であるため、並列処理の各処理時間も不均衡となり、並列処理の処理時間の長短を左右する要素として巨大な設計セルの処理時間が支配的となり、並列処理の効果を発揮することができない。

【0011】また、従来は、LSI設計レイアウトデータを階層的に取り扱う場合に、Bセル上に配置されているCセル及びDセルのように、アレイセルデータ領域に図形データ、セルデータ又は他のアレイデータが重複配置されているときは、アレイセルデータを展開するか、又は、単位配置セルデータに変換して処理していた。そのため、膨大な数の図形データ及び単位配置セルデータを取り扱うことになり、処理時間が長時間となる問題と、大容量の作業用記憶ファイルが必要になる問題とがあった。

【0012】本発明は上記問題点に鑑みてなされたもの 50 せるアレイセル又は単位セルの個数が最小限になるよう

で、その目的は、データの並列処理が可能な計算機を用いて、階層構造を保持したまま行うLSI設計レイアウトデータの並列処理の高効率化を図ることが可能な集積

トデータの並列処理の高効率化を図ることが可能な集積 回路設計装置及び集積回路設計方法を提供することである。

6

[0013]

【課題を解決するための手段】本発明の第1の構成に係 る集積回路設計方法及び集積回路設計装置によれば、集 積回路設計レイアウトデータの中の設計セルデータによ り特定される設計セルをセル分割判断基準に基づき分割 した分割セルと分割したもの以外の前記設計セルとから なる内部セルとし、前記内部セルを組み合わせることに よりデータ量のほぼ等しい複数のユニットグループを作 成して、前記ユニットグループごとに前記内部セルに含 まれているデータの階層的並列処理を行うことを特徴と し、この構成により、並列して行われるユニットグルー プごとのデータ処理時間がほぼ等しくなり、LSI設計 レイアウトデータの階層的並列処理を最も効率的に行う ことができる。データ処理を行う際に、ユニットグルー プテーブルを参照し、ユニットグループごとに内部セル を所定の間隔を置いて配置したマスクデータ処理用作業 ファイルを予め記憶手段に作成し、マスクデータ処理用 作業ファイルをも参照してデータ処理を行うとよい。セ ル分割判断基準は、設計セルに含まれているデータ量が 基準データ量を超えているか否か、又は、設計平面上に おける縦軸方向若しくは横軸方向において設計セルの寸 法が基準寸法を超えているか否か、のいずれか一以上の 基準とする。ユニットグループの作成は、各ユニットグ ループに含まれるデータ量がほぼ均一になるように、内 部セルのうち含まれているデータ量のより大きい内部セ ルと含まれているデータ量のより小さい内部セルとを交 互に組み合わせて行うとよい。

【0014】本発明の第2の構成に係る集積回路設計方 法及び集積回路設計装置によれば、集積回路設計レイア ウトデータの中のアレイデータが含まれているアレイデ ータ領域のうち重複するデータを有するデータ領域を除 外した非重複アレイデータ領域を、複数若しくは単数の アレイセル又は単位セルの組合せにより復元することを 特徴とし、この構成により、データ領域の復元後、復元 された復元データ領域に含まれているデータは集積回路 設計レイアウトデータの階層構造を保持したままデータ 処理を行い、データの重複により復元データ領域から除 外された重複データ領域に含まれているデータのみを展 開し又は単位セルデータに変換してデータ処理を行うこ とが可能となり、データが重複していない領域までアレ イセルデータを展開したり、総てのアレイデータを単位 セルデータに変換して処理することがなくなり、処理時 間と作業用記憶ファイルの容量とを大幅に低減すること ができる。非重複アレイデータ領域の復元は、組み合わ

に行う。また、非重複アレイデータ領域の復元は、より 寸法の大きいアレイセルを組合せに優先的に使用することにより行う。

【0015】本発明に係るコンピュータプログラムの記録媒体によれば、上記本発明の第1又は第2の構成に係る集積回路設計方法のいずれかをコンピュータシステムにおいて実行するコンピュータプログラムが記録されたことを特徴とする。

[0016]

【発明の実施の形態】以下、本発明に係る集積回路設計 10 方法及び集積回路設計装置並びにその設計方法を実行するコンピュータプログラムを記録した記録媒体の実施の形態について、図面を参照しながら説明する。

【0017】図1は、本発明の第1の実施の形態に係る 集積回路設計方法の手順を示したフローチャートであ り、図2は、本発明の第1の実施の形態に係る集積回路 設計装置の構成を示したブロック図である。本発明の第 1の実施の形態に係る集積回路設計方法及び集積回路設 計装置は、LSI設計レイアウトデータの階層的並列処 理方法及びアレイセル再構成方法に関するものである。 【0018】図2に示した本発明の第1の実施の形態に 係る集積回路設計装置は、LSI設計レイアウトデータ 等の各種データを記憶する記憶手段26と、密結合構成 の複数CPUを搭載した計算機、又は、ネットワーク接 続した複数計算機等、データの並列処理が可能な計算機 27と、記憶手段26に記憶されたLSI設計レイアウ トデータの中から設計セルデータを読み出す設計セルデ ータ読出手段21と、読み出した設計セルデータを、予 め指定された指定サイズより小さいサイズの設計セルと 指定サイズより大きいサイズの設計セルを分割した分割 30 セルとからなる内部セルについての内部セルデータに変 換して、内部形式ファイルに書き込むセルデータ変換書 込手段22と、総てのセルデータの変換が完了したかど うかを判断するセルデータ変換完了判断手段23と、内 部形式ファイルに格納されている内部セルの図形数を検 索し、予め指定されている値に近い図形数になるような 内部セルのユニットグループを作成する内部セルユニッ トグループ作成手段24と、密結合構成の複数CPUを 搭載した計算機、又は、ネットワーク接続した複数計算 機等、データの並列処理が可能な計算機27を用いて、 ユニットグループごとに設計セルデータの並列処理制御 を行う並列処理制御手段25とから構成されている。

【0019】図1に示した本発明の第1の実施の形態に係る集積回路設計方法は、図2に示した本発明の第1の実施の形態に係る集積回路設計装置を用いて、以下のように行われる。

【0020】最初に、設計セルデータ読出手段21により、記憶手段26に記憶されたLSI設計レイアウトデータ261の中から設計セルデータを順次読み出す(ステップS11)。

8 【0021】次に、読み出した設計セルデータを、セル データ変換書込手段22により内部セルデータに変換 し、記憶手段26に内部形式ファイル262を作成して 内部セルデータを書き込む(ステップS12)。ここ で、設計セルデータから内部セルデータへの変換とは、 読み出した設計セルデータを参照して、各設計セルのう ち、寸法が予め指定されたセル分割判断寸法を超えてお り、かつ、含まれている図形数が予め指定されたセル分 割判断図形数を超えているものを分割して分割セルと し、分割セルと分割されなかった設計セルとからなる内 部セルについての内部セルデータに変換することを意味 する。分割された原設計セルは、分割後の分割セルの参 照情報のみを有し、図形データを含まないセルとして、 原設計セルと同じ階層に変換作成され、原設計セルに含 まれていた図形データは、分割後の分割セルに分割して 格納される。また、セルデータの変換及び書込みの際 に、記憶手段26に内部セル識別番号テーブル263を 作成し、各内部セルを識別するための名称及び識別番号

も登録する。
【0022】ステップS11及びステップS12における設計セルデータの読出し並びにセルデータ変換及び書込みが、総てのセルデータについて完了したかどうかは、セルデータ変換完了判断手段により判断し(ステップS13)、設計セルデータの読出し並びにセルデータ変換及び書込みが、総てのセルデータについて完了するまでステップS11及びステップS12を繰り返す。

を各内部セルに付して登録する。この内部セル識別番号 テーブル263には、各内部セルに含まれている図形数

【0023】設計セルデータの読出し並びにセルデータ変換及び書込みが、総てのセルデータについて完了した後、内部セルユニットグループ作成手段24により、内部セル識別番号テーブル263を参照して、内部形式ファイル262に格納されている各内部セルに含まれている図形数を検索し、予め指定されている値に近い図形数になるように内部セルを組み合わせて、内部セルのユニットグループを作成する(ステップS14)。この際、記憶手段26にユニットグループテーブル264を作成し、各ユニットグループに含まれている内部セルの名称、識別番号及び配置座標を登録する。また、ユニットグループデーブル264に従って、ユニットグループごとに内部セルを所定の間隔を置いて配置したマスクデータ処理用作業ファイル265を記憶手段26に作成する。

【0024】最後に、並列処理制御手段25により、内部セル識別番号テーブル263及びユニットグループテーブル264、マスクデータ処理用作業ファイル265を参照し、計算機27を用いて、内部形式ファイル262に格納されている各内部セルデータのデータ処理をユニットグループごとの並列処理制御の下で行うと(ステップS15)、本発明の第1の実施の形態に係る集積回

02/11/2002, EAST Version: 1.02.0008

9 路設計方法及び集積回路設計装置によるLSI設計レイ アウトデータの階層的並列処理が終了する。

【0025】本発明の第1の実施の形態に係る集積回路 設計方法及び集積回路設計装置によれば、集積回路設計 レイアウトデータの中の設計セルデータにより特定され る設計セルをセル分割判断基準に基づき分割した分割セ ルと分割したもの以外の設計セルとからなる内部セルと し、内部セルを組み合わせることによりデータ量のほぼ 等しい複数のユニットグループを作成して、ユニットグ ループごとに内部セルに含まれているデータの階層的並 10 列処理を行うこととしたので、並列して行われるユニッ トグループごとのデータ処理時間がほぼ等しくなり、L SI設計レイアウトデータの階層的並列処理を最も効率 的に行うことができる。

【0026】以下、より具体的な例を示して、本発明の 第1の実施の形態に係る集積回路設計方法及び集積回路 設計装置について詳細に説明する。

【0027】図3は、階層構造を有するLSIのレイア ウトの一例を示した説明図、図4は、図3に示したLS Iの階層構造を示したブロック図であり、図18及び図 20 19に示したのと同様の例である。

【0028】図3に示したLSIのレイアウトにおいて は、図4のブロック図にも示されるように、1チップを 構成するROOTセル上に、2個のAセル、1個のBセ ル、6個のEセルが配置されており、さらにBセル上 に、3個のCセル、2個のDセルが階層的に配置されて いる。ここでは、X軸方向、Y軸方向のROOTセルの サイズは 10000μ m× 10000μ m, Aセルのサ 4ズは2000μm×8000μm, Bセルのサイズは $3000 \mu m \times 3000 \mu m$, Cセルのサイズは700 30 μ m×700 μ m, Dセルのサイズは1800 μ m×6 $00\mu m$, E ν であるものとし、各セルに含まれている図形数はAセル が1647000, Bセルが200000, Cセルが3 860, Dセルが96000, Eセルが8730である ものとする。また、本実施の形態では、ROOTセルは 図形データを含んでおらず、Aセル2個所、Bセル1個 所、Eセル6個所の配置情報のみを有するものとする。 【0029】また、設計セルデータを内部セルデータに 変換する際に、設計セルを分割するかどうかの判定基準 40 として、セル分割判断寸法(Y軸方向)2000 μm, セル分割判断図形数100000が指定されているもの とする。即ち、設計セルのY軸方向の辺の寸法が200 Oμmを超えており、かつ、設計セルに含まれている図 形数が100000を超えているときは、Y軸方向にお いて当該設計セルを複数の分割セルに分割する。さら に、上記判断基準に従い分割されなかった設計セルと分 割された分割セルとからなる内部セルを組み合わせてユ ニットグループを作成する際の判断基準として、ユニッ トグループ判断図形数50000が指定されているも 50 1個所、Eセル6個所の配置情報のみを有するものとし

のとする。即ち、組み合わされた内部セルに含まれてい る図形数の合計が500000を超えず、かつ、可能な 限り50000に近くなるように、内部セルを組み合 わせてユニットグループを作成する。尚、本実施の形態 では、セル分割判断寸法はY軸方向の寸法のみで判断し 分割を行っているが、X軸方向及びY軸方向の両方の寸 法に対しセル分割判断寸法を指定し分割を行うようにし てもよい。

【0030】図5は、図3に示した階層構造を有するし SIのレイアウトの一例における設計セルを内部セルに 変換した後の状態を示した説明図、図6は、図5に示し たセル変換後のLSIの階層構造を示したブロック図で ある。

【0031】Aセル及びBセルは、Y軸方向の辺の寸法 が2000μmを超えており、かつ、含まれている図形 数が100000を超えているので、AセルはA1セ ル、A2セル、A3セル、A4セルに、BセルはB1セ ル、B2セルにそれぞれY軸方向において分割されてい る。A1セル、A2セル、A3セル、A4セルのサイズ は2000μm×2000μmであり、Y軸方向の辺の 寸法は2000μm以下である。B1セル、B2セルの サイズは3000μm×1500μmであり、Y軸方向 の辺の寸法は2000 µm以下である。また、セルを分 割する際には、セルの種類の増加を抑制するため、可能 な限り等サイズに分割するものとする。

【0032】セル変換後のLSIの階層構造は、図6に 示されるように、ROOTセル上に、2個の空白のAセ ル、1個の空白のBセル、6個のEセルが配置され、2 個の空白の各Aセル上に、A1セル、A2セル、A3セ ル、A4セルが配置され、1個の空白のBセル上に、3 個のCセル、2個のDセル、B1セル、B2セルが配置 されている。ROOTセル上に配置されている2個のA セル及び1個のBセルが、図形を含まない空白のセルと されているのは、AセルがA1セル、A2セル、A3セ ル、A4セルに分割され、BセルがB1セル、B2セル に分割された結果、Aセル及びBセルに含まれていた図 形データは、それぞれA1セル、A2セル、A3セル、 A4セル及びB1セル、B2セルに含まれている図形デ ータとして分割して格納され、処理されるからである。

従って、セル変換後は、Aセル及びBセルはそれぞれA 1セル、A2セル、A3セル、A4セル及びB1セル、 B2セルの参照情報のみを有する空白のセルとして取り 扱われ、セル変換後のLSIの階層構造は、2個の空白 の各Aセル上に、A1セル、A2セル、A3セル、A4 セルが配置され、1個の空白のBセル上に、3個のCセ ル、2個のDセル、B1セル、B2セルが配置された構 造となっている。

【0033】また、本実施の形態では、ROOTセル は、図形データを含んでおらず、Aセル2個所、Bセル

ているので、ROOTセルのY軸方向の寸法はセル分割判断寸法2000μmを超えているにも拘わらず分割されない。実際のLSI設計レイアウトデータにおいては、最上位階層のROOTセル等、上位階層の設計セルは予め指定されているセル分割判断寸法より大きいが、セル配置情報のみを有して図形データを含まないか、図形データを含んでいても少数の場合が多い。このような設計セルを分割することは、徒に内部セルの種類を増加させるだけで、本来目的とする処理の高速化に何等寄与しない。そこで、図形データを含まない設計セル、又は、セル分割判断図形数以下の図形数しか含まない設計セルについては、セル寸法の大小に拘わらず、分割処理は施さないこととしている。

【0034】以上説明した図5に示すように、図3に示した階層構造を有するLSIのレイアウトの一例における設計セルを内部セルに変換し、変換後の内部セルについての内部セルデータを、内部形式ファイルを作成して書き込む。

【0035】図7は、セルデータの変換及び書込みの際 に作成される内部セル識別番号テーブルの内容の一例を 示す説明図である。

【0036】図7に示すように、内部セル識別番号テーブルには、各内部セルを識別するための名称及び識別番号、各内部セルに含まれている図形数が登録されている。図7に示した内部セル識別番号テーブルの内容は、内部セル識別番号テーブル作成直後のものであり、内部セルの登録順序は特に意味を持っておらず、内部セルの登録順序に従って通し番号が識別番号として付されている。Aセル、Bセルを分割した各セルに含まれている図形数は、A1セルが389000、A2セルが4020 3000、A3セルが458000、A4セルが398000、B1セルが102000、B2セルが98000である。

【0037】図8は、含まれている図形数の小さい順に 内部セルの登録順序整列後の内部セル識別番号テーブル の内容の一例を示す説明図である。

【0038】各内部セルに含まれている図形数の検索及び内部セルのユニットグループの作成を容易にするため、内部セル識別番号テーブルに登録されている内部セルの登録順序が、各内部セルに含まれている図形数の小さい順になるように、整列(ソート)を行ったものである。その結果、内部セルの登録順序は、Cセル、Eセル、Dセル、B2セル、B1セル、A1セル、A4セル、A2セル、A3セルの順に整列されている。

【0039】図9は、各ユニットグループの内部セル番号及び配置座標テーブルの内容の一例を示した説明図である。

【0040】図9に示した各ユニットグループの内部セル番号及び配置座標テーブルに格納される情報として、各ユニットグループに含まれている内部セルのセル番号 50

及びユニットグループ内における配置座標が格納されている。内部セルの名称も格納されているが、内部セルの名称は内部セル識別番号テーブルを参照し内部セル番号を検索すると分かるので、必ずしも各ユニットグループの内部セル番号及び配置座標テーブルに格納しなくてもよい。ユニット番号の後に付記された括弧内の数値は各ユニットに含まれる図形数を示している。

【0041】本実施の形態では、上述のように、内部セ ルを組み合わせてユニットグループを作成する際の判断 基準として、ユニットグループ判断図形数500000 が指定されているので、内部セル識別番号テーブルを参 照し各内部セルに含まれている図形数を検索して、組み **合わされた内部セルに含まれている図形数の合計が50** 0000を超えず、可能な限り500000に近く、か つ、各ユニットグループに含まれる図形数がほぼ均一に なるように、内部セルを組み合わせてユニットグループ が作成されている。ユニットグループ作成の際、含まれ ている図形数の小さい内部セルから先にユニットグルー プ化してしまうと、含まれている図形数の大きい内部セ ルが後に残り、各ユニットグループに含まれる図形数を ほば均一にすることが困難になる。そこで、本実施の形 態では、内部セルのうち含まれている図形数のより大き いセルと含まれている図形数のより小さいセルとを交互 に組み合わせて、ユニットグループ判断図形数5000 00に近い図形数が含まれることとなるようにユニット グループ作成を行っている。ここでは、A3セル、Cセ ル、Eセルが組み合わせられた図形数460590のユ ニットグループ1, A2セル、Dセルが組み合わせられ た図形数498000のユニットグループ2, A4セ ル、B2セルが組み合わせられた図形数496000の ユニットグループ3, A1セル、B1セルが組み合わせ られた図形数491000のユニットグループ4の4つ のユニットグループが作成されている。

【0042】図10は、各ユニットグループについてのマスクデータ処理用作業ファイルの内容の一例を示した説明図であり、図10(a)がユニットグループ1,図10(b)がユニットグループ2,図10(c)がユニットグループ3,図10(d)がユニットグループ4を示している。

【0043】図10に示した各ユニットグループについてのマスクデータ処理用作業ファイルは、図9に示した各ユニットグループの内部セル番号及び配置座標テーブルに従って作成されており、各ユニットグループの内部セルは、所定の間隔を置いて配置されている。内部セル間の所定の間隔は別途指定してもよいが、データ処理内容から以下のように自動的に決定してもよい。例えば、内部セルのデータ加工処理が図形データについてのAND, NOT等の論理演算のみである場合には、1μπ程度の微小値の間隔を置くようにし、一方、実際にLSIを作成する際のプロセス技術の精度との関係で、

13 図形データに太めの寸法補正加工処理を行う場合には、 寸法補正する値の2倍以上の間隔を置くようにする。

【0044】本実施の形態では、X軸方向に所定の間隔を置いて内部セルを配置しているが、配置方法は、所定の間隔を置いて配置してあれば、X軸方向に限らず、Y軸方向、45度斜め方向、X軸又はY軸のマイナス値方向等でもよい。

【0045】マスクデータ処理用作業ファイルを作成後、密結合構成の複数CPUを搭載した計算機又はネットワーク接続した複数計算機等、データの並列処理が可 10 能な計算機に所定のマスクデータ処理のジョブを起動し、上述のように作成した内部形式ファイル、各ユニットグループの内部セル番号及び配置座標テーブル、各ユニットグループについてのマスクデータ処理用作業ファイルを参照して、LSI設計レイアウトデータの階層構造を保持したままユニットグループごとの並列処理制御を行う。起動するジョブの制御は、予め指定されている並列度に従って並列処理制御する。

【0046】例えば、並列度2と指定された場合の並列 処理制御は以下のように行われる。本実施の形態のLS I設計レイアウトデータは4つのユニットグループで構 成されているので、並列処理の際は、先ず、ユニットグ ループ1のマスクデータ処理用作業ファイルを作成して ジョブ起動し、引き続いてユニットグループ2のマスク データ処理用作業ファイルを作成してジョブ起動する。 ここで、並列度指定が2なので、ユニットグループ1又 はユニットグループ2のいずれかの処理が終了するまで ジョブ起動処理は待機状態とし、ジョブが終了したかど うかを一定時間間隔で調べる処理を繰り返す。ユニット グループ1又はユニットグループ2のいずれかの処理が 30 終了次第、処理終了したユニットグループのマスクデー タ処理結果の後処理を行い、ユニットグループ3のマス クデータ処理用作業ファイルを作成してジョブ起動す る。以降は、上記手順を繰り返す。

【0047】各ユニットグループのマスクデータ処理結果の後処理の具体的な取り扱いについては本発明の範囲外の事項なので、詳細は割愛するが、内部形式ファイルに格納されている各内部セルのサイズと、各ユニットグループの内部セル番号及び配置座標テーブルとを参照して、マスクデータ処理用作業ファイルからもとの内部セ 40ルに戻すことが容易にできる。

【0048】また、ネットワーク接続した複数計算機で並列処理する場合は、ジョブ起動する前にユニットグループごとのマスクデータ作業ファイルを転送する処理と、ジョブ終了後にマスクデータ処理結果を後処理計算機に転送する処理とが必要になる。

【0049】図11は、本発明の第2の実施の形態に係る集積回路設計方法の手順を示したフローチャートであり、図12は、本発明の第2の実施の形態に係る集積回路設計装置の構成を示したブロック図である。本発明の50

第2の実施の形態に係る集積回路設計方法及び集積回路 設計装置は、LSI設計レイアウトデータの階層的処理 を行う場合におけるアレイセル再構成方法に関するもの である。

14

【0050】図12に示した本発明の第2の実施の形態 に係る集積回路設計装置は、LSI設計レイアウトデー タ461等の各種データを記憶する記憶手段46と、記 憶手段46に記憶されたLSI設計レイアウトデータの 中からアレイデータを読み出すアレイデータ読出手段4 1と、総てのアレイデータの読出しが完了したかどうか を判断するアレイデータ読出完了判断手段42と、読み 出したアレイデータを基準アレイデータとして設定し、 重複要素識別用記憶ファイルを作成する重複要素識別用 記憶ファイル作成手段43と、LSI設計レイアウトデ ータの中から基準アレイデータが設定された基準アレイ データ領域のアレイセル要素に重複する図形データ、セ ルデータ又は他のアレイデータを識別して、重複するデ ータを有する重複アレイセル要素のアレイセル要素番号 を算出し、重複アレイセル要素に対応する重複要素識別 用記憶ファイルのデータに書き込む重複データ識別書込 手段44と、重複要素識別用記憶ファイルを読み込み、 重複アレイセル要素に含まれている重複要素セルのデー タを基準アレイデータ領域から除いたセルデータ領域 を、複数若しくは単数のアレイセル又は単位セルの組合 せにより復元する重複要素除外セルデータ復元手段45 とから構成されている。

【0051】図11に示した本発明の第2の実施の形態 に係る集積回路設計方法は、図12に示した本発明の第 2の実施の形態に係る集積回路設計装置を用いて、以下 のように行われる。

【0052】最初に、アレイデータ読出手段41により、記憶手段46に記憶されているLSI設計レイアウトデータ461の中からアレイデータを順次読み出す(ステップS31)。ここで、総てのアレイデータの読出しが完了している場合には処理を終了するが、総てのアレイデータの読出しが完了していない場合には次の手順へ進む(ステップS32)。

【0053】アレイデータの読出し後、重複要素識別用記憶ファイル作成手段43により、記憶手段46に重複要素識別用記憶ファイル462を作成し、読み出したアレイデータを基準アレイデータとして設定して登録する(ステップS33)。即ち、読み出したアレイデータについてビットマップ形式の重複要素識別用記憶ファイル462を作成し、ビット値は総て「重複なし」を意味する"0"とする。

【0054】重複要素識別用記憶ファイル462の作成 後、重複データ識別書込手段44により、記憶手段46 に記憶されているLSI設計レイアウトデータ461の 中から基準アレイデータが設定された基準アレイデータ 領域のアレイセル要素に重複する図形データ、セルデー タ又は他のアレイデータを識別し、重複するデータを有する重複アレイセル要素に対応する重複要素識別用記憶ファイル462のデータに書き込む (ステップS3

4)。具体的には、アレイ配置座標及び繰り返しピッチ 座標と、重複する図形データ、セルデータ又は他のアレ イデータの座標値とを比較して、重複するアレイ要素番 号を算出する。重複するアレイ要素のビット値は「重複 あり」を意味する"1"に書き換える。

【0055】その後、重複要素除外セルデータ復元手段 45により、重複要素識別用記憶ファイル462を読み 10 込んで、重複アレイセル要素に含まれている重複要素セルのセルデータを基準アレイデータ領域から除外したデータ領域を、複数若しくは単数のアレイセル又は単位セルの組合せにより復元する(ステップS35)。具体的には、(1) LSI設計レイアウトデータから基準アレイセルデータを消去すること、(2) 重複要素でレイセルデータを展開すること、(3) 重複要素識別用記憶ファイル462から組み合わせた複数若しくは単数のアレイセル又は単位セルを、LSI設計レイアウトデータに 書き込むこと、の3つの動作を行う。 20

【0056】データ領域の復元後は、復元された復元データ領域についてはデータの階層構造を保持したままデータ処理を行い、データの重複により復元データ領域から除外された重複データ領域のデータのみを展開し又は単位セルデータに変換してデータ処理を行う。

【0057】図13は、基準アレイデータ及び重複データの構成の一例を示した説明図である。

【0058】図13に示した基準アレイデータ111は、ロウ (row)数6行,カラム (column)数6列であり、基準アレイデータ領域111の2カ所のアレイ要素 30に図形データ112,113がそれぞれ重複配置されている。

【0059】図14は、図13に示した基準アレイデータ及び重複データの構成から作成される重複要素識別用記憶ファイルの一例を示した説明図である。

【0060】図14に示した重複要素識別用記憶ファイルは、ビットマップ形式で作成した例であり、アレイデータの各アレイ要素が各ビットデータに対応している。即ち、基準アレイデータが図13に示したような6行6列の2次アレイであるときは、重複要素識別用記憶ファ 40イルも6行6列のビットマップとなる。ビットデータ "0"は重複配置のないアレイ要素を示しており、ビットデータ "1"は重複配置のあるアレイ要素を示している。

【0061】図15は、図14に示した重複要素識別用記憶ファイルから復元されたアレイデータの構成を示した説明図であり、6つの例を図15(a)から(f)に示している。

【0062】図13及び図14の例についての復元アレイの最小復元アレイ数は5個であり、図15(a)から

(f)に示されたタイプ1からタイプ6のいずれの例においても、基準アレイデータ領域から重複要素セル(白抜き部分)を除外したセルデータ領域(着色部分)が、最小復元アレイ数5個の組合せにより復元されている。即ち、図15(a)のタイプ1では6×2、5×1、3×3、2×1、3×2の5個のアレイの組合せ、図15(b)のタイプ2では1×2、3×3、2×6、3×1、4×2の5個のアレイの組合せ、図15(c)のタイプ3では1×2、5×3、3×1、2×1、6×2の5個のアレイの組合せ、図15(d)のタイプ4では6×2、5×1、3×3、1×2、2×3の5個のアレイの組合せ、図15(e)のタイプ5では1×2、5×3、3×3、2×1、3×2の5個のアレイの組合せ、図15(f)のタイプ6では1×2、3×3、2×6、図15(f)のタイプ6では1×2、3×3、2×6、

3×3、1×2の5個のアレイの組合せにより、基準ア

レイデータ領域から重複要素セルを除外したセルデータ 領域が復元されている。図15(c)のタイプ3では、

5×3及び6×2の2次アレイが復元されており、繰り

返しの多い2次アレイから順に復元した例が示されてい

20 る。
【0063】X軸方向の連続要素を検索し、その後、検索された連続要素の幅でY軸方向に繰り返す要素を検索してアレイを復元した場合は、タイプ3又はタイプ4となる。タイプ3は、X軸方向の連続要素の幅でY軸方向に繰り返す要素を、Y値が増加する方向に検索した場合、タイプ4は、X軸方向の連続要素の幅でY軸方向に繰り返す要素を、Y値が減少する方向に検索した場合で

【0064】Y軸方向の連続要素を検索し、その後、検索された連続要素の幅でX軸方向に繰り返す要素を検索してアレイを復元した場合は、タイプ1又はタイプ2となる。タイプ1は、Y軸方向の連続要素の幅でX軸方向に繰り返す要素を、X値が増加する方向に検索した場合、タイプ2は、Y軸方向の連続要素の幅でX軸方向に繰り返す要素を、X値が減少する方向に検索した場合である。

【0065】タイプ5及びタイプ6は、上述のいずれの 方法からも復元されないタイプであるが、上述の基本的 な復元方法に若干の修正を加えることにより復元される タイプである。

【0066】本発明の第2の実施の形態に係る集積回路設計方法及び集積回路設計装置によれば、集積回路設計レイアウトデータの中のアレイデータが含まれているアレイデータ領域のうち重複するデータを有するデータ領域を除外した非重複アレイデータ領域を、複数若しくは単数のアレイセル又は単位セルの組合せにより復元することとしたので、データ領域の復元後、復元された復元データ領域に含まれているデータは集積回路設計レイアウトデータの階層構造を保持したままデータ処理を行

イの最小復元アレイ数は5個であり、図15(a)から 50 い、データの重複により復元データ領域から除外された

ある。

重複データ領域に含まれているデータのみを展開し又は 単位セルデータに変換してデータ処理を行うことが可能 となり、データが重複していない領域までアレイセルデ ータを展開したり、総てのアレイデータを単位セルデー 夕に変換して処理することがなくなり、処理時間と作業 用記憶ファイルの容量とを大幅に低減することができ る。

【0067】実際に集積回路設計における集積回路設計 レイアウトデータの処理を行う場合、本発明の第2の実 施の形態に係る集積回路設計方法及び集積回路設計装置 10 によるデータ処理を行ってから本発明の第1の実施の形 態に係る集積回路設計方法及び集積回路設計装置による データ処理を行うと、両実施の形態における効果を得る ことができ、集積回路設計レイアウトデータの処理をよ り効率的に行うことができる。

【0068】図16は、本発明に係る第1又は第2の実 施の形態に係る集積回路設計方法を実行するコンピュー タプログラムが記録された記録媒体及びその記録媒体が 使用されるコンピュータシステムの外観構成を示した説 明図、図17は、図16に示したコンピュータシステム 20 の構成を示すブロック図である。

【0069】図16に示したコンピュータシステムは、 ミニタワー型等の筐体に収納されたコンピュータ本体5 1と、CRT (Cathode Ray Tube:陰極線管)、プラズ マディスプレイ、液晶表示装置等の表示装置52と、記 録出力装置としてのプリンタ53と、入力装置としての キーボード54a及びマウス54bと、フレキシブルデ ィスクドライブ装置56と、CD-ROMドライブ装置 57とから構成されている。図17は、このコンピュー タシステムの構成をブロック図として表示したものであ 30 り、コンピュータ本体51が収納された筐体内には、R AM (Random Access Memory) 等の内部メモリ55と、 ハードディスクドライブユニット58等の外部メモリが さらに設けられている。本発明に係る第1又は第2の実 施の形態に係る集積回路設計方法を実行するコンピュー タプログラムが記録された記録媒体は、このコンピュー タシステムで使用される。記録媒体としては、例えば、 フレキシブルディスク61, CD-ROM (Read Only Memory) 62が用いられるが、その他、MO (Magneto Optical) ディスク、DVD (Digital Versatile Dis k)、その他の光学的記録ディスク、カードメモリ、磁 気テープ等を用いてもよい。

[0070]

【発明の効果】本発明の第1の構成に係る集積回路設計 方法及び集積回路設計装置によれば、集積回路設計レイ アウトデータの中の設計セルデータにより特定される設 計セルをセル分割判断基準に基づき分割した分割セルと 分割したもの以外の前記設計セルとからなる内部セルと し、前記内部セルを組み合わせることによりデータ量の ほぼ等しい複数のユニットグループを作成して、前記ユ 50 1.8

ニットグループごとに前記内部セルに含まれているデー タの階層的並列処理を行うこととしたので、並列して行 われるユニットグループごとのデータ処理時間がほぼ等 しくなり、LSI設計レイアウトデータの階層的並列処 理を最も効率的に行うことができる。

【0071】本発明の第2の構成に係る集積回路設計方 法及び集積回路設計装置によれば、集積回路設計レイア ウトデータの中のアレイデータが含まれているアレイデ ータ領域のうち重複するデータを有するデータ領域を除 外した非重複アレイデータ領域を、複数若しくは単数の アレイセル又は単位セルの組合せにより復元することと したので、データ領域の復元後、復元された復元データ 領域に含まれているデータは集積回路設計レイアウトデ ータの階層構造を保持したままデータ処理を行い、デー タの重複により復元データ領域から除外された重複デー 夕領域に含まれているデータのみを展開し又は単位セル データに変換してデータ処理を行うことが可能となり、 データが重複していない領域までアレイセルデータを展 開したり、総てのアレイデータを単位セルデータに変換 して処理することがなくなり、処理時間と作業用記憶フ ァイルの容量とを大幅に低減することができる。

【0072】本発明に係るコンピュータプログラムの記 録媒体によれば、上記本発明の第1又は第2の構成に係 る集積回路設計方法のいずれかをコンピュータシステム において実行するコンピュータプログラムが記録された ものとしたので、集積回路設計に使用することにより、 上記本発明の第1又は第2の構成に係る集積回路設計方 法の効果を得ることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る集積回路設計 方法の手順を示したフローチャート。

【図2】本発明の第1の実施の形態に係る集積回路設計 装置の構成を示したブロック図。

【図3】階層構造を有するLSIのレイアウトの一例を 示した説明図。

【図4】図3に示したLSIの階層構造を示したブロッ

【図5】図3に示した階層構造を有するLSIのレイア ウトの一例における設計セルを内部セルに変換した後の 状態を示した説明図。

【図6】図5に示したセル変換後のLSIの階層構造を 示したブロック図。

【図7】セルデータの変換及び書込みの際に作成される 内部セル識別番号テーブルの内容の一例を示す説明図。

【図8】含まれている図形数の小さい順に内部セルの登 録順序整列後の内部セル識別番号テーブルの内容の一例 を示す説明図。

【図9】 各ユニットグループの内部セル番号及び配置座 標テーブルの内容の一例を示した説明図。

【図10】各ユニットグループについてのマスクデータ

2.0

処理用作業ファイルの内容の一例を示した説明図。

【図11】本発明の第2の実施の形態に係る集積回路設計方法の手順を示したフローチャート。

19

【図12】本発明の第2の実施の形態に係る集積回路設計装置の構成を示したブロック図。

【図13】基準アレイデータ及び重複データの構成の一例を示した説明図。

【図14】図13に示した基準アレイデータ及び重複データの構成から作成される重複要素識別用記憶ファイルの一例を示した説明図。

【図15】図14に示した重複要素識別用記憶ファイルから復元されたアレイデータの構成を示した説明図。

【図16】本発明に係る第1又は第2の実施の形態に係る集積回路設計方法を実行するプログラムが記録された記録媒体及びその記録媒体が使用されるコンピュータシステムの外観構成を示した説明図。

【図17】図16に示したコンピュータシステムの構成を示すブロック図。

【図18】 階層構造を有するLSIのレイアウトの一例 を示した説明図。

【図19】図18に示したLSIの階層構造を示したブロック図。


【符号の説明】

- 21 設計セルデータ読出手段
- 22 セルデータ変換書込手段
- 23 セルデータ変換完了判断手段
- 24 内部セルユニットグループ作成手段
- 10 25 並列処理制御手段
 - 26 記憶手段
 - 27 計算機
 - 41 アレイデータ読出手段
 - 42 アレイデータ読出完了判断手段
 - 43 重複要素識別用記憶ファイル作成手段
 - 44 重複データ識別書込手段
 - 45 重複要素除外セルデータ復元手段
 - 46 記憶手段

【図2】 【図14】 【図1】 000000 開始 - 26 記憶手段 000000 100000 LS(設計 レイアウトデ 設計セルデータ 読出手段 LSI設計レイアウトデータの中から 設計セルデータを順次読み出す 000100 -511 000000 000000 261 酸み出した設計セルデータを、 内部セルデータに整換して、 内部形式ファイルに書き込む おらかじめ指定されているサイ より大きいセルは分割して 内部セルデータに変換する) ~22 セルデータ変換 書込手段 -S12 設計セルの内部形式 ファイル -262 セルデータ変換完了 判断手段 -S13 NO 全てのセルの変換完了 内部セル識別番号 テーブル -263 YES 内部形式ファイルに格納されている 内部セルの図形数をサーチして、 あらかじめ指定されている値に近い 図形数になるような内部セルの UNITブループを作成する 内部セルユニット グループ作成手段 UNITブルーブの 内部セル番号と配置 座標テーブル S14 UNITグループ毎の マスクデータ処理用 -265 並列処理制御手段 作業ファイル UNITブループ毎に、複数CPUを密結合構成で 搭載した計算機、または、ネットワーク接続 した複数計算機で並列処理制御する 推数CPU密結合 計算機、または、 ネットワーク接続 した複数計算機 - 27 25 終了 【図4】


ROOT

Aセルを2箇所配置 Bセルを1箇所配置 Eセルを6箇所配置 Cセルを6箇所配置 Dセルを2箇所配置 Dセルを2箇所配置



A sir y

【図12】 【図11】 **48 記憶手段** LSi設計レイアウトデータの中から アレイデータを填次読み出す S31^ アレイデータ読出手段 全てのアレイ読み出し完了 接了 レイデータ院出完了 判断手段 NO 族み出したアレイデータを 基準アレイとして設定して、 重複要素識別用配憶ファイルを作成する S33^ 重複要素識別用 記憶ファイル作成手段 LSI設計レイアウトデータの中から 基準アレイデータ領域に重複する 図形データー/セルデータ/他の アレイデータを強列して、 単復アレイ要素番号を算出し、 電複字素識別用記憶ファイルに書き込む 重複要乗識別用 配憶ファイル S34~ 451 型複要素酸別配憶ファイルを読み込んで、 基準アレイデータから重複要素セルを 除いたセルデータを複数、または、 1つのアレイセルと単位セルで復元する S35⁻



02/11/2002, EAST Version: 1.02.0008

